<u>クレーム</u>

1. 電気絶縁性の表面を有する基体と、

この基体の表面に、所定の幅を有する凹部を画成するように間隔を置い て配置された所定の幅の複数の第1の導電細条半部と、

前記基体の表面および前記第1の導電細条半部の間に画成された凹部の表面に形成された第1の絶縁膜と、

この第1の絶縁膜の上であって、前記第1の導電細条半部の間に画成された凹部を埋めるように形成された複数の第2の導電細条半部と、

前記基体の表面の、前記第1および第2の導電細条半部が形成されていない部分を埋めるように形成された第2の絶縁膜と、

前記第1および第2の導電細条半部の表面と、前記凹部の表面に形成された第1の絶縁膜の端面と、前記第2の絶縁膜の表面とで構成される同一平坦面に形成された第3の絶縁膜と、

を具える導電パターン。

- 2. クレーム1に記載の導電パターンにおいて、前記第1の導電 細条半部が電解メッキで形成した導電細条を有し、前記第2の導電細条半部がC VDで形成した導電細条を有するもの。
- 3. クレーム 2 に記載の導電パターンにおいて、前記第 1 の導電 細条半部が銅の電解メッキで形成した導電細条を有し、前記第 2 の導電細条半部 が Cu-CVD で形成した導電細条を有するもの。
- 4. クレーム1に記載の導電パターンにおいて、前記第1および 第2の導電細条半部が、銅の電解メッキで形成した導電細条を有するもの。
- 5. クレーム1に記載の導電パターンにおいて、前記第1および第2の導電細条半部の間に介在している前記第1の絶縁膜を、アルミナ-CVD 絶縁膜で形成したもの。
- 6. クレーム1に記載の導電パターンを製造する方法であって、 基体の電気絶縁性の表面に、所定の幅を有する凹部を画成するように間隔を置いて所定の幅の複数の第1の導電細条半部を形成する工程と、

前記基体の表面および前記第1の導電細条半部の間に画成された凹部の表面に

第1の絶縁膜を形成する工程と、

前記第1の導電細条半部が形成されている領域を選択的に覆うようにレジスト を形成する工程と、

前記レジストで覆われていない部分の基体の表面に第2の絶縁膜を形成する工程と、

前記レジストを除去した後、前記第1の導電細条半部の間に画成された凹部を 埋めるように導電膜を形成する工程と、

この導電膜、前記第1の導電細条半部の表面に形成された前記第1の絶縁膜および前記第2の絶縁膜を、前記第1の導電細条半部の表面が露出するまで研磨して、前記第1の導電細条半部の間に画成された凹部に埋め込まれた複数の第2の 導電細条半部を形成する工程と、

この研磨によって同一平坦面とされた第1および第2の導電細条半部の表面および第2の絶縁膜の表面に第3の絶縁膜を形成する工程と、 を具えるもの。

- 7. クレーム6の方法において、前記第1の導電細条半部を電解 メッキで形成し、前記第2の導電細条をCVDで形成するもの。
- 8. クレーム7の方法において、前記第1の導電細条半部を銅の電解メッキで形成し、前記第2の導電細条半部をCu-CVDで形成するもの。
- 9. クレーム6の方法において、前記第1および第2の導電細条半部を、銅の電解メッキで形成するもの。
- 10. クレーム6の方法において、前記第1および第2の導電細条半部の 隣接する導電細条間に配設される前記第1の絶縁膜を、アルミナ-CVDで形成する もの。
- 1 1 . クレーム 1 0 の方法において、 $1 \sim 2$ Torr の減圧状態において、 1 0 0 \sim 7 0 0 ° C の温度で、 $Al(CH_3)_3$ または $AlCl_3$ と、 H_2O , N_2 , N_2O あるいは H_2O_2 とを交互に断続的に噴射し、ケミカル反応によって堆積形成するアトミックレイヤー法で形成するもの。
 - 12. 電気絶縁性の表面を有する基体と、 この基体の表面に、第1の幅を有する凹部を画成するように間隔を置いて配置

され、第2の幅を有する複数の第1の導電細条群の第1の導電細条半部と、

前記基体の表面に、前記第1の幅よりも広い第3の幅を有する凹部を画成するように間隔を置いて配置され、前記第2の幅よりも広い第4の幅を有する複数の第2の導電細条群の第1の導電細条半部と、

前記基体の表面および前記第1および第2の導電細条群の第1の導電細条半部の間に画成された凹部の表面に形成された第1の絶縁膜と、

前記基体の表面の、前記第1および第2の導電細条群が形成されていない部分 を埋めるように形成された第2の絶縁膜と、

前記第1の絶縁膜の上であって、前記第1の導電細条群の第1の導電細条半部間に画成された凹部を埋めるように形成された複数の第2の導電細条半部と、

前記第1の絶縁膜の上であって、前記第2の導電細条群の第1の導電細条半部の間に画成された凹部を埋めるように形成され、それぞれがCVDで形成された第1の導電膜と、電解メッキで形成された第2の導電膜を含む2層構造を有する複数の第2の導電細条半部と、

前記第1の導電細条群の第1および第2の導電細条半部、第2の導電細条群の第2の導電細条半部の表面と、前記第2の絶縁膜の表面とで構成される同一平坦面に形成された第3の絶縁膜と、

を具える導電パターン。

- 13. クレーム12に記載の導電パターンにおいて、前記第1および第2の導電細条群の第1の導電細条半部が電解メッキで形成した導電細条を有するもの。
- 14. クレーム13に記載の導電パターンにおいて、前記第1および第2の導電細条群の第1の導電細条半部が銅の電解メッキで形成した導電細条を有し、前記第1および第2の導電細条群の第2の導電細条半部の第1の導電膜がGu-CVD膜で形成され、第2の導電膜が銅の電解メッキ膜で形成されたもの。
- 15 クレーム1に記載の導電パターンにおいて、前記第1および 第2の導電細条群の第1および第2の導電細条半部の間に介在している前記第1 の絶縁膜を、アルミナ-CVD 絶縁膜で形成したもの。
 - 16. クレーム12に記載の導電パターンを製造する方法であっ

て、

基体の電気絶縁性の表面の上に、第1の幅を有する凹部を画成するように、第2の幅を有する複数の第1の導電細条群の第1の導電細条半部を間隔を置いて形成するとともに、前記第1の幅よりも広い第3の幅を有する凹部を画成するように、前記第2の幅よりも広い第4の幅を有する複数の第2の導電細条群の第1の導電細条半部を間隔を置いて形成する工程と、

前記基体の表面および前記第1および第2の導電細条群の第1の導電細条半部の表面上に第1の絶縁膜を形成する工程と、

前記第1および第2の導電細条群が形成されている領域を選択的に覆うように被覆膜を形成する工程と、

この被覆膜で覆われていない部分の基体の表面に第2の絶縁膜を形成する工程と、

前記被覆膜を除去した後、前記第1の絶縁膜の上に、前記第1の導電細条群の第1の導電細条半部の間に画成された凹部を完全に埋めるとともに、前記第2の導電細条群の第1の導電細条半部の間に画成された凹部を部分的に埋めるように第1の導電膜をCVDで形成する工程と、

この第1の導電膜の上に、前記第2の導電細条群の第1の導電細条半部の間に画成された凹部を完全に埋めるように第2の導電膜を電解メッキで形成する工程と、

前記第1および第2の導電膜、前記第1および第2の導電細条群の第1の 導電細条半部の表面を覆う第1の絶縁膜および前記第2の絶縁膜を、前記第1お よび第2の導電細条群の第1の導電細条半部の表面が露出するまで研磨して、前 記第1の導電細条群の第1の導電細条半部の間に画成された凹部内に配置され、 前記第1の導電膜で形成された複数の第2の導電細条半部を形成するとともに、 前記第2の導電細条群の第1の導電細条半部の間に画成された凹部内に配置され、それぞれがCVDで形成された前記第1の導電膜と、電解メッキで形成された前記第2の導電膜を含む2層構造を有する複数の第2の導電細条半部を形成する工程と、

前記第1および第2の導電細条群の第1および第2の導電細条半部の表

面と、前記第2の絶縁膜の表面の同一平坦面上に第3の絶縁膜を形成する工程と、 を具えるもの。

- 17. クレーム16の方法において、前記第1および第2の導電細条群の第1の導電細条半部を電解メッキで形成するもの。
- 18. クレーム17の方法において、前記第1および第2の導電細条群の第1の導電細条半部を銅の電解メッキで形成し、前記第1の導電膜を Cu-CVD で形成し、前記第2の導電膜を銅の電解メッキで形成するもの。
- 19. クレーム16の方法において、前記第1および第2の銅群の第1および第2の導電細条半部の隣接する導電細条間に配設される前記第1の絶縁膜を、アルミナ-CVDで形成するもの。
- 21. 基板によって支持された誘導型薄膜磁気ヘッド素子を具える薄膜磁気ヘッドであって、この誘導型薄膜磁気ヘッド素子が、

前記基板上に、エアーベアリング面から内方に延在するように形成された 磁性材料より成る下部ポールと、

この下部ポールの一方の表面上に、エアーベアリング面からトラックポールの長さに相当する距離だけ内方に延在するように形成された磁性材料より成る下部トラックポールと、

前記下部ポールの一方の表面上に、前記エアーベアリング面から離れた位置においてバックギャップを構成するように形成された磁性材料より成る橋絡部と、

前記下部ポールの一方の表面上に、下部ポールとは反対側の表面が前記下 部トラックポールの表面と同一面となるように形成された薄膜コイルと、

前記下部トラックポールおよび薄膜コイルの平坦な表面の上に平坦に形成された非磁性材料より成るライトギャップ膜と、

このライトギャップ膜の、前記下部トラックポールと接触する表面とは反対側の表面に形成され、前記下部トラックポールと整列する上部トラックポールが一体的に形成されているとともに前記橋絡部と接触するように形成された磁性材料より成る上部ポールと、

を具え、前記薄膜コイルが、

所定の間隔を置いて形成されたコイル巻回体を有する第1の薄膜コイル 半部と、

この第1の薄膜コイル半部の順次のコイル巻回体の間に、第1の薄膜コイ エル半部のコイル巻回体と自己整合的に形成され、少なくとも一部分が、CVDで 形成された第1の導電膜と、電解メッキで形成された第2の導電膜を含む2層構 造を有するコイル巻回体を有する第2の薄膜コイル半部と、

これら第1および第2の薄膜コイル半部の順次のコイル巻回体間のスペースを埋めるように形成された絶縁膜と、

前記第1および第2の薄膜コイル半部のいずれか一方の最内周のコイル 巻回体と、他方の薄膜コイル半部の最外周のコイル巻回体との間を電気的に接続 する第1のジャンパ配線と、

他方の薄膜コイル半部の最内周のコイル巻回体に一端が接続された第 2 のジャンパ配線と、

を具えるもの。

- 22. クレーム21に記載の薄膜磁気ヘッドにおいて、前記下部ポールの、前記下部および上部トラックポールと重ならない表面部分を前記基板側に近付けてトリム構造を形成したもの。
- 23. クレーム21に記載の薄膜磁気ヘッドにおいて、前記上部ポールを第1および第2の磁性材料膜の2層構造としたもの。
- 24. クレーム23に記載の薄膜磁気ヘッドにおいて、前記上部ポールの第1および第2の磁性材料膜を、FeN、FeCo、CoNiFe、FeAlNおよびFeZrNより成る群から選択した磁性材料のメッキ膜で形成したもの。
 - 25. クレーム23に記載の薄膜磁気ヘッドにおいて、前記上部ト

ラックポールおよび下部トラックポールの双方を、FeN、FeCo、FeAIN、CoNiFe およびFeZrNより成る群から選択した磁性材料のメッキ膜で形成したもの。

- 26. クレーム21に記載の薄膜磁気ヘッドにおいて、前記第1の 薄膜コイル半部が電解メッキで形成したコイル巻回体を有するもの。
- 27. クレーム26に記載の薄膜磁気ヘッドにおいて、前記第1の 薄膜コイル半部が銅の電解メッキで形成したコイル巻回体を有し、前記第2の薄膜コイル半部がCu-CVDで形成された第1の導電膜と、銅の電解メッキで形成された第2の導電膜を有するもの。
- 28. クレーム21に記載の薄膜磁気ヘッドにおいて、前記第1および第2のジャンパ配線の端部がそれぞれ接続されるコイル巻回体に、幅の広くしたコンタクト部を形成したもの。
- 29. クレーム28に記載の薄膜磁気ヘッドにおいて、前記第1および第2のジャンパ配線を、前記上部ポールと同じ材料で、上部ポールと同時に形成されたもの。
- 30. クレーム29に記載の薄膜磁気ヘッドにおいて、前記第1および第2のジャンパ配線の端部が接続される第1および第2の薄膜コイル半部の最内周のコイル巻回体の端部に形成したコンタクト部を、前記橋絡部の、エアーベアリング面側とは反対側に並べて配置したもの。
- 31. クレーム30に記載の薄膜磁気ヘッドにおいて、前記第1および第2のジャンパ配線の端部が接続される第1および第2の薄膜コイル半部の最内周のコイル巻回体の端部に形成したコンタクト部と、前記橋絡部との間に絶縁膜を設けたもの。
- 32. クレーム 21 に記載の薄膜磁気ヘッドにおいて、前記第 1 および第 2 の薄膜コイル半部の隣接するコイル巻回体間に配設された前記絶縁膜の膜厚を、 $0.03\sim0.25$ μ m としたもの。
- 33. クレーム32に記載の薄膜磁気ヘッドにおいて、前記第1および第2の薄膜コイル半部の隣接するコイル巻回体間に配設された前記絶縁膜を、アルミナ-CVDで形成したもの。
 - 34. クレーム21に記載の薄膜磁気ヘッドにおいて、前記エアー

ベアリング面に最も近いコイル巻回体および前記橋絡部に最も近いコイル巻回体 を、第2の薄膜コイル半部の最外周のコイル巻回体および最内周のコイル巻回体 で構成し、これら第2の薄膜コイル半部の最外周のコイル巻回体および最内周の コイル巻回体の幅を、第2の薄膜コイル半部の残余のコイル巻回体の幅よりも広 くしたもの。

- 35. クレーム34に記載の薄膜磁気ヘッドにおいて、前記第2の薄膜コイル半部の最外周のコイル巻回体および最内周のコイル巻回体の幅を、第2の薄膜コイル半部の残余のコイル巻回体の幅よりほぼ $0.1\sim0.3\mu$ mだけ広くしたもの。
- 36. クレーム21に記載の薄膜磁気ヘッドにおいて、前記誘導型 薄膜磁気ヘッド素子と積層された磁気抵抗型薄膜磁気ヘッド素子を具える複合型 薄膜磁気ヘッドとして形成したもの。
- 37. クレーム36に記載の薄膜磁気ヘッドにおいて、前記磁気抵 抗型薄膜磁気ヘッド素子をGMRヘッド素子としたもの。
- 38. 基板によって支持された誘導型薄膜磁気ヘッド素子を具える薄膜磁気ヘッドを製造する方法であって、前記誘導型薄膜磁気ヘッド素子を形成する方法が、

磁性材料より成る下部ポールを構成する第1の磁性材料膜を前記基板に よって支持されるように形成する工程と、

この第1の磁性材料膜の上に下部トラックポールおよびバックギャップ の橋絡部を構成する第2の磁性材料膜を形成する工程と、

前記第1の磁性材料膜の上に、絶縁分離された状態で支持された薄膜コイルを形成する工程と、

前記第2の磁性材料膜および薄膜コイルの表面を平坦な同一面となるように研磨する工程と、

この平坦な表面の上に非磁性材料より成るライトギャップ膜を平坦に形 成する工程と、

このライトギャップ膜の平坦な表面に、上部トラックポールおよび上部

ポールを構成する第3の磁性材料膜を前記橋絡部と接触するように形成する工程と、

この第3の磁性材料膜の、上部トラックポールを形成すべき部分にマスク を形成する工程と、

前記第3の磁性材料膜を選択的にエッチングして上部トラックポールを 形成し、この上部トラックポールの周辺のライトギャップ膜およびその下側の第 2の磁性材料膜を選択的に除去して下部トラックポールを形成するエッチング工 程と、

全体の上に絶縁材料より成るオーバーコート膜を形成する工程と、 を具え、前記薄膜コイルを形成する工程が、

前記第1の磁性材料膜の上に、これから絶縁分離されるように第1の薄膜コイル半部の複数のコイル巻回体を、前記下部ポール、下部トラックポール、上部トラックポール、上部ポールおよび橋絡部で囲まれる部分では、他の部分よりも幅が狭くなるように凹部を画成するように形成する工程と、

この第1の薄膜コイル半部の全体を覆うように第1の絶縁膜を形成する 工程と、

この第1の絶縁膜の上に、前記第1の薄膜コイル半部のコイル巻回体の間に画成された幅の狭い凹部を完全に埋めるとともに、幅の広い凹部を部分的に埋めるように第1の導電膜をCVDで形成する工程と、

この第1の導電膜の上の薄膜コイル形成領域に、幅の広い凹部を完全に埋めるように第2の導電膜を電解メッキで形成する工程と、

表面全体を覆うように第2の絶縁膜を形成する工程と、

前記第1および第2の導電膜、前記第1の薄膜コイル半部のコイル巻回体の表面を覆う第1の絶縁膜および前記第2の絶縁膜を、前記第1の薄膜コイル半部のコイル巻回体の表面が露出するまで研磨して、前記第1の薄膜コイル半部のコイル巻回体の間に画成された凹部内に配置された第2の薄膜コイル半部のコイル巻回体を形成する工程と、

を具え、前記第3の磁性材料膜を形成する前に、前記第1および第2の薄膜コイ

ル半部の最内周のコイル巻回体の端部および最外周のコイル巻回体の端部においてコンタクト部を露出させ、前記第3の磁性材料膜を形成する工程と同時に、この第3の磁性材料膜を構成する磁性材料によって、前記第1および第2の薄膜コイル半部の一方の最内周のコイル巻回体の端部のコンタクト部と、第1および第2の薄膜コイル半部の他方の最外周のコイル巻回体の端部のコンタクト部との間を電気的に接続する第1のジャンパ配線および他方の薄膜コイル半部の最内周のコイル巻回体の端部のコンタクト部に電気的に接続された第2のジャンパ配線を形成するもの。

- 39. クレーム38の方法において、前記エッチング工程において、 前記下部ポールを構成する第1の磁性材料膜の表面を選択的に除去してトリム構 造を形成するもの。
- 40. クレーム38の方法において、前記第3の磁性材料膜を形成する工程が、前記ライトギャップ膜の上に下部磁性材料膜および上部磁性材料膜を順次に形成して2層構造の第3の磁性材料膜を形成するもの。
- 41. クレーム40の方法において、前記第3の磁性材料膜の下部 磁性材料膜および上部磁性材料膜を、FeN、FeCo、CoNiFe、FeAlNおよびFeZrN より成る群から選択した磁性材料のメッキ膜で形成するもの。
- 42. クレーム41の方法において、前記第2の磁性材料膜を、FeN、FeCo、FeAIN、CoNiFeおよびFeZrNより成る群から選択した磁性材料のメッキ膜で形成するもの。
- 43. クレーム38の方法において、前記第1の薄膜コイル半部を電解メッキで形成するもの。
- 44. クレーム43の方法において、前記第1の薄膜コイル半部を 銅の電解メッキで形成し、前記第2の薄膜コイル半部の第1の導電膜を Cu-CVD で形成し、第2の導電膜を銅の電解メッキで形成するもの。
- 45. クレーム44の方法において、前記第2の導電膜を銅の電解 メッキで形成する前に、前記第1の導電膜の薄膜コイル形成領域以外の部分をレ ジストで覆い、第2の導電膜を形成した後、このレジストを除去して第1の導電 膜を部分的に露出させ、第2の導電膜をマスクとして第1の導電膜の露出してい

る部分を選択的に除去するもの。

- 46. クレーム45の方法において、前記第2の導電膜をマスクとして第1の導電膜の露出している部分を選択的に除去する工程を、イオンミリング、高温 RIE によるドライエッチング、希硫酸,あるいは希塩酸を用いるウエットエッチング、または硫酸銅液中での電解エッチングで行うもの。
- 47. クレーム38の方法において、前記被覆膜をレジストで形成 するもの。
- 48. クレーム47の方法において、前記第2の絶縁膜をアルミナ 絶縁膜で形成するもの。
- 49. クレーム48の方法において、前記アルミナ絶縁膜を、前記第1および第2のジャンパ配線の端部が接続される第1および第2の薄膜コイル半部の最内周のコイル巻回体の端部に形成したコンタクト部と、前記橋絡部との間に残存させるもの。
- 50. クレーム38の方法において、前記第1および第2の薄膜コイル半部の隣接するコイル巻回体間に配設される前記第1の絶縁膜を、アルミナ-CVDで形成するもの。
- 51. クレーム 50 の方法において、前記第1 の絶縁膜を、 $1\sim 2$ Torr の減圧状態において、 $100\sim 400$ ° Cの温度で、 $Al(CH_3)_3$ または $AlCl_3$ と、 H_2O , N_2 , N_2O あるいは H_2O_2 とを交互に断続的に噴射し、ケミカル反応によって堆積形成するアトミックレイヤー法で形成するもの。
- 52. クレーム38の方法において、前記基板によって支持される 磁気抵抗型薄膜磁気ヘッド素子を形成する工程を有するもの。
- 53. クレーム52の方法において、前記磁気抵抗型薄膜磁気ヘッド素子を前記基板によって支持されるように形成した後、前記誘導型薄膜磁気ヘッド素子を形成するもの。